欧宝体育官网登录:先进的芯片尺寸封装_CSP_技术及其发展前景借鉴pdf

发表时间:2023-06-07 07:35:06

来源:欧宝官方体育下载 作者:欧宝娱乐app在线登录

  封装测试技术 先进的芯片尺寸封装(CSP)技术及其发展前景 王振宇,成 立,高 平,史宜巧,祝 俊 (江苏大学电气信息工程学院, 江苏镇江212013) 摘要:概述了芯片尺寸封装(CSP)的基本结构和分类,通过与传统封装形式进行对比,指出了 CSP技术具有的突出优点, 最后举例说明了它的最新应用, 并展望了其发展前景。 关键词:微电子封装技术;芯片尺寸封装;表面组装技术 中图分类号 :TN305.94;TN407文献标识码 :A文章编号: 1003-353X(2003)12-0039-05 ( 212013,China) Abstract: Keywords: (接近裸芯片的尺寸) ,而相对成本却更低, 因此 1引 言 符合电子产品小型化的发展潮流, 是极具市场竞争 汽车电子装置和其他消费类电子产品的飞速发 力的高密度封装形式。 展,微电子封装技术面临着电子产品 “高性价比、 CSP技术的出现为以裸芯片安装为基础的先进 高可靠性、多功能、小型化及低成本”发展趋势 封装技术的发展,如多芯片组件(MCM)、芯片直 带来的挑战和机遇。QFP(四边引脚扁平封装) 、 接安装(DCA),注入了新的活力,拓宽了高性能、 高 TQFP(塑料四边引脚扁平封装) 作为表面安装技 密度封装的研发思路。在 MCM技术面临裸芯片难 术 (SMT)的主流封装形式一直受到业界的青睐, 以储运、测试、老化筛选等问题时,CSP 技术使 但当它们在 0.3mm引脚间距极限下进行封装、 贴 这种高密度封装设计柳暗花明。 装、焊接更多的I/O引脚的VLSI时遇到了难以克服 2CSP技 术 的 特 点 及 分 类 的困难,尤其是在批量生产的情况下, 成品率将大 幅下降。因此以面阵列、球形凸点为 I/O的 BGA 2.1CSP之特点 (球栅阵列)应运而生, 以它为基础继而又发展为 根据J-STD-012标准的定义,CSP是指封装尺 芯片尺寸封装 (ChipScalePackage,简称CSP) [1] 寸不超过裸芯片1.2倍的一种先进的封装形式 。 技术。 采用新型的 CSP技术可以确保 VLSI在高性 CSP实际上是在原有芯片封装技术尤其是BGA小型 能、高可靠性的前提下实现芯片的最小尺寸封装 化过程中形成的,有人称之为μ BGA(微型球栅 基 金 项 目 : 江 苏 省 高 校 自然 科 学 研 究 基 金 资 助 项 目 阵列,现在仅将它划为 CSP的一种形式) ,因此 (02KJB510005)。 它自然地具有 BGA封装技术的许多优点。 December 2003 Semiconductor Technology Vol. 28 No. 12 39 封装测试技术 (1)封装尺寸小,可满足高密封装CSP 当今最高效、 最先进的高密度封装之一, 其技术核 是目前体积最小的 VLSI封装之一, 引脚数 (I/O 心是采用裸芯片安装, 优点是无内部芯片封装延迟 数)相同的 CSP封装与 QFP、BGA尺寸比较情况 及大幅度提高了组件封装密度, 因此未来市场令人 [2] 见表 1 。 乐观。但它的裸芯片测试、筛选、老化问题至今 尚未解决,合格裸芯片的获得比较困难, 导致成品 表 1CSP,BGA,QFP尺寸比较 [4] 率相当低, 制造成本很高 ;而 CSP则可进行全面 (单 位 :m m 2) 老 化 、筛 选 、测 试 ,并且操作、修整方便,能 引脚 封 数 200300400 500600 获得真正的 KGD芯片,在目前情况下用 CSP替代 装形 式 裸芯片安装势在必行。 CSP9.2012.3015.2016.8017.60 (4)散热性能优良CSP封装通过焊球与PCB BGA23.0027.332.5034.6036.20 连接,由于接触面积大, 所以芯片在运行时所产生 QFP16.8023.4032.5038.0043.80 的热量可以很容易地传导到PCB上并散发出去 ;而 注:以上所作比较均针对目前这三种封装形式的最小节 传统的 TSOP(薄型小外形封装)方式中,芯片 距 水 平 进 行 的 ,即 CSP:0.5mm;BGA:1.5mm;QFP: 0.3mm。 是通过引脚焊在PCB上的,焊点和PCB板的接触面 积小,使芯片向 PCB板散热就相对困难。测试结 由表 1可见,封装引脚数越多的CSP尺寸远比 果表明,通过传导方式的散热量可占到80%以上。 传统封装形式小, 易于实现高密度封装, 在 IC规 同时,CSP芯片正面向下安装,可以从背面散 模不断扩大的情况下, 竞争优势十分明显, 因而已 热,且散热效果良好,10mm × 10mmCSP的热阻 经引起了IC制造业界的关注。 为 35℃/W,而TSOP、QFP的热阻则可达 40℃/W。 一般地, CSP封装面积不到0.5mm节距QFP的 若通过散热片强制冷却, CSP的热阻可降低到4.2, [3] 1/10,只有BGA的 1/3 ̄1/10。在各种相同尺寸 [3] 而 QFP的则为 11.8。 的芯片封装中, CSP可容纳的引脚数最多,适宜进 (5)封装内无需填料大多数CSP封装中凸 行多引脚数封装, 甚至可以应用在I/O数超过2000 点和热塑性粘合剂的弹性很好, 不会因晶片与基底 的高性能芯片上。例如,引脚节距为 0.5mm,封 热膨胀系数不同而造成应力, 因此也就不必在底部 装尺寸为 40× 40的 QFP,引脚数最多为 304根, [5] 填料(underfill),省去了填料时间和填料费用 ,这 若要增加引脚数, 只能减小引脚节距, 但在传统工 在传统的 SMT封装中是不可能的。 艺条件下,QFP难以突破 0.3mm的技术极限;与 (6)制造工艺、设备的兼容性好CSP与现 CSP相提并论的是 BGA封 装 ,它 的 引 脚 数 可 达 有的SMT工艺和基础设备的兼容性好, 而且它的引 600 ̄1000根,但值得重视的是, 在引脚数相同的 脚间距完全符合当前使用的 SMT标准 (0.5 ̄1mm), 情况下,C SP的组装远比 BGA容易。 无需对 PCB进行专门设计, 而且组装容易, 因此完 (2)电学性能优良CSP的内部布线长度(仅 全可以利用现有的半导体工艺设备、 组装技术组织 [4] 为 0.8 ̄1.0mm)比QFP或 BGA的布线长度短得多 , 生 产 。 寄生引线CSP的基本结构及分类 及引线pF)均很小, 从而使信号传输 延迟大为缩短。CSP的存取时间比 QFP或 BGA短 1/ CSP的结构主要有 4部分:IC芯片, 互连层, 5 ̄1/6左右,同时 CSP的抗噪能力强,开关噪声只有 焊球(或凸点、焊柱) ,保护层。互连层是通过 DIP(双列直插式封装) 的 1/2。这些主要电学性能 载 带 自动 焊 接( TAB)、 引 线 键 合 (WB)、 倒 指标已经接近裸芯片的水平, 在时钟频率已超过双G 装芯片 (FC)等方法来实现芯片与焊球 (或凸点、 的高速通信领域, LSI芯片的CSP将是十分理想的选 焊柱)之间内部连接的,是 CSP封装的关键组成 [6] 择 。 部分。CSP的典型结构如图 1所示 。 (3)测试、筛选、老化容易 MCM技术是 目前全球有50多家IC厂商生产各种结构的CSP 40 半导体技术第28卷第12期 二 OO三年十二月 封装测试技术 图4引线CSP基本结构图 两种形式, 将芯片安装在引线框架上, 引线框架作 产品。根据目前各厂商的开发情况,可将 CSP封 为外引脚, 因此不需要制作焊料凸点, 可实现芯片 [7、3] 与外部的互连。它通常分为 Tape-LOC和 MF-LOC 装分为下列 5种主要类别 : (1) 柔 性 基 板 封 装 (Flex Circuit 两 种 形 式 。 Interposer)由美国Tessera公司开发的这类CSP (4) 圆 片 级 CSP封 装 (Wafer-Level 封装的基本结构如图 2所示。主要由 IC芯片、 载 Package)由ChipScale公司开发的此类封装见图 带 (柔 性 体 )、 粘 接 层 、 凸 点 (铜 /镍 )等 构 5。它是在圆片前道工序完成后, 直接对圆片利用 成。载带是用聚酰亚胺和铜箔组成。 它的主要特点 半导体工艺进行后续组件封装, 利用划片槽构造周 是结构简单,可靠性高,安装方便,可利用原有 边互连,再切割分离成单个器件。WLP 主要包括 两项关键技术即再分布技术和凸焊点制作技术。 它 的 TAB(TapeAutomatedBonding)设备焊接。 有以下特点 :①相当于裸片大小的小型组件 (在最 后工序切割分片) ;②以圆片为单位的加工成本 (圆片成本率同步成本) ;③加工精度高 (由于圆 片 的 平 坦 性 、精 度 的 稳 定 性 )。 图2柔性基板封装CSP结构 (2)刚性基板封装(R igid Substrate Interposer)由日本Toshiba公司开发的这类CSP 封装,实际上就是一种陶瓷基板薄型封装, 其基本结 图5圆片级CSP封装结构 构见图 3。它主要由芯片、氧化铝(A lO)基 2 3 (5)微小模塑型CSP(MinuteMold)由日 板、铜(A u)凸 点 和 树 脂 构 成 。通 过 倒 装 焊 、 本三菱电机公司开发的CSP结构如图6所示。 它主 树脂填充和打印 3个步骤完成。它的封装效率 (芯 要由 IC芯片、模塑的树脂和凸点等构成。 芯片上 片与基板面积之比) 可达到 75%,是相同尺寸的 的焊区通过在芯片上的金属布线与凸点实现互连, TQFP的 2.5倍。 整个芯片浇铸在树脂上, 只留下外部触点。 这种结 构可实现很高的引脚数, 有利于提高芯片的电学性 能、减少封装尺寸、提高可靠性,完全可以满足 图3刚性基板封装CSP结构 (3)引线框架式 CSP封装(C ustomLead Frame)由日本Fujitsu公司开发的此类CSP封装 基本结构如图 4所示。它分为 Tape-LOC和MF-LOC 图6微小模塑型CSP封装结构 December 2003 Semiconductor Technology Vol. 28 No. 12 41 封装测试技术 储存器、高频器件和逻辑器件的高 I/O数需求。 端产品) 市场竞争力的最敏感因素之一。 尽管从 同时由于它无引线框架和焊丝等,体积特别小, 长远来看,更小更薄、高性价比的 CSP封装成本 提高了封装效率。 比其他封装每年下降幅度要大, 但在短期内攻克 [10] 除以上列举的5类封装结构外, 还有许多符合 成本这个障碍仍是一个较大的挑战 。 CSP定 义 的封 装 结 构 形 式 如 μ BGA、焊区阵列 目前CSP是价格比较高,其高密度光板的可用 CSP、叠层型 CSP(一种多芯片三维封装)等。 性、测试隐藏的焊接点所存在的困难 (必须借助于 X射线机) 、对返修技术的生疏、 生产批量大小以 3CSP封 装 技 术 展 望 及涉及局部修改的问题, 都影响了产品系统级的价 格比常规的 BGA器件或 TSOP/ TSSOP/ SSOP器 3.1有待进一步研究解决的问题 件成本要高。 但是随着技术的发展、 设备的改进, 尽管CSP具有众多的优点,但作为一种新型的 价格将会不断下降。 目前许多制造商正在积极采取 封装技术, 难免还存在着一些不完善之处。 措施降低CSP价格以满足日益增长的市场需求。 (1)标准化每个公司都有自己的发展战略, 随 着 便 携 产 品 小 型 化 、OEM (初 始 设 备 制 任何新技术都会存在标准化不够的问题。 尤其当各 造)厂商组装能力的提高及硅片工艺成本的不断下 种不同形式的CSP融入成熟产品中时, 标准化是一 降,圆片级 CSP封装又是在晶圆片上进行的,因 [8] 个极大的障碍 。例如对于不同尺寸的芯片, 目前 而在成本方面具有较强的竞争力, 是最具价格优势 有多种CSP形式在开发,因此组装厂商要有不同的 的CSP封装形式,并将最终成为性能价格比最高的 管座和载体等各种基础材料来支撑, 由于器件品种 封 装 。 多,对材料的要求也多种多样, 导致技术上的灵活 此外,还存在着如何与 CSP配套的一系列问 性很差。另外没有统一的可靠性数据也是一个突出 题,如细节距、多引脚的 PWB微孔板技术与设备 的问题。 CSP要获得市场准入,生产厂商必须提供 [12] 开发、CSP在板上的通用安装技术 等,也是目 可靠性数据,以尽快制订相应的标准。 CSP迫切需要 前CSP厂商迫切需要解决的难题。 标准化,设计人员都希望封装有统一的规格, 而不 必进行个体设计。 为了实现这一目标, 器件必须规 3.2CSP的未来发展趋势 范外型尺寸、 电特性参数和引脚面积等, 只有采用 (1)技术走向终端产品的尺寸会影响便携式 [9] 全球通行的封装标准, 它的效果才最理想 。 产品的市场同时也驱动着CSP的市场。 要为用户提 (2)可靠性可靠性测试已经成为微电子产品 供性能最高和尺寸最小的产品, CSP是最佳的封装 设计和制造一个重要环节。 CSP常常应用在VLSI芯 形式。 顺应电子产品小型化发展的的潮流, IC制 片的制备中, 返修成本比低端的 QFP要高,CSP的 造商正致力于开发0.3 μm甚至更小的、尤其是具有 系统可靠性要比采用传统的 SMT封装更敏感, 因 尽可能多I/O数的CSP产品。据美国半导体工业协 此可靠性问题至关重要。 虽然汽车及工业电子产品 会预测, 目前CSP最小节距相当于2010年时的BGA 对封装要求不高, 但要能适应恶劣的环境, 例如在 水平 (0.50μm),而 2010年的 CSP最小节距相当 高温、高湿下工作, 可靠性就是一个主要问题。 另 于目前的倒装芯片(0.25μm)水平。 外,随着新材料、新工艺的应用,传统的可靠性 由于现有封装形式的优点各有千秋, 实现各种 定义、标准及质量保证体系已不能完全适用于CSP 封装的优势互补及资源有效整合是目前可以采用的 开发与制造, 需要有新的、 系统的方法来确保CSP 快速、 低成本的提高 IC产品性能的一条途径。 例 的质量和可靠性, 例如采用可靠性设计、 过程控 如 在 同 一 块 PWB上 根 据 需 要 同 时 纳 入 SMT、 制、专用环境加速试验、可信度分析预测等。可 DCA,BGA,C SP封装形式(如 EPOC技术) 。 以说,可靠性问题的有效解决将是CSP成功的关键 目前这种混合技术正在受到重视, 国外一些结构正 [10,11] 所在 。 就此开展深入研究。 (3)成本价格始终是影响产品 (尤其是低 对高性价比的追求是圆片级CSP被广泛运用的 42 半导体技术第28卷第12期 二 OO三年十二月 封装测试技术 驱动力。近年来 WLP封装因其寄生参数小、性能 technology[C],IPC,1996. 高且尺寸更小 (己接近芯片本身尺寸) 、成本不断 [2]JHONHL.BGA、 CSP、 DCAand flip-chip 96[C]. 下降的优势,越来越受到业界的重视。WLP 从晶 1996,20-27. 圆片开始到做出器件, 整个工艺流程一起完成, 并 [3]中国电子学会生产技术学分会从书编委会. 微电子封装 可利用现有的标准 SMT设备, 生产计划和生产的 技术[M].合肥:中国科技大学出版社, 2003. 组织可以做到最优化; 硅加工工艺和封装测试可以 [4]吴德馨,钱鹤,叶甜春,等.现代微电子技术[M].北 在硅片生产线上进行而不必把晶圆送到别的地方去 京:化 学 工 业 出 版 社 , 2002. 进行封装测试; 测试可以在切割CSP封装产品之前 [5]王正,刘之景.封装技术评述[J].半导体技术,1999, 24(6):7-9. 一次完成,因而节省了测试的开支。总之,WLP [13 ̄15] [6]C 成为未来CSP的主流已是大势所驱 。 1999,38 (2)应用领域CSP封装拥有众多 TSOP和 (1):48-53. BGA封装所无法比拟的优点, 它代表了微小型封 [7]GILG 装技术发展的方向。一方面,CSP 将继续巩固在 Testing:TheoryandApplications,1997(8):15-25. 存 储 器( 如 闪 存 、SRAM和 高 速 DRAM)中 应 用 [8]GHAFFARIAN 并成为高性能内存封装的主流 ;另一方面会逐步 issues[J].Semiconductor,2000,(10):313-316. 开拓新的应用领域, 尤其在网络、 数字信号处理 [9]春晓编译.CSP与便携产品的小型化[J].电子产品世界, 1999,(9):50-51. 器(D SP)、混 合 信 号 和 RF领 域 、专 用 集 成 电 [10]GHAFFARIAN 路(ASIC)、微控制器、电子显示屏等方面将会 大有作为, 例如受数字化技术驱动, 便携产品厂 [11]AMAGAI 商正在扩大 CSP在 DSP中的应用,美国 TI公司生 reliabilityandModeling[J].MicroelectronicsReliabil- 产的 CSP封装 DSP产品目前已达到 90%以上。此 ity,1999,(39):463-477. 外,CSP在无源器件的应用也正在受到重视,研 究表明,CSP的电阻、电容网络由于减少了焊接 1998,21(10):85-92. 连接数, 封装尺寸大大减小, 且可靠性明显得到 [13]HOU 改 善 。 Semiconduct,1 998,2 1(8):305-308. (3)市场预测CSP技术刚形成时产量很小, [14]KELKARN,MATHEWR,etal.MicroSMD:Awafer 1998年才进入批量生产,但近两年的发展势头则今 非昔比, 2002年的销售收入已达10.95亿美元,占 AdvancedPackaging,2000,23(2). [15]GARROU 到 IC市场的5%左右。国外权威机构 “Electronic TrendPublications”预测,全球CSP的市场需求 SemiconductorInternational,2000,(8),25-33. 量年内将达到 64.81亿枚,2004年为88.71亿枚, 作者简介: 2005年将突破百亿枚大关,达 103.73亿枚,2006 王振宇( 1969-),男,上海市南汇区人,工程师,在读硕士 研究生, 研究方向为电子技术应用及BiCMOS器件和电路, 已发表研究 年更可望增加到126.71亿枚。尤其在存储器方面应 论文 11篇 。 用更快, 预计年增长幅度将高达 54.9%。 成立( 1952-),男,江 苏 如 皋 人 ,工 学 硕 士 学 位 ,现任江苏 大学教授, 电子与信息工程系副主任, 主要研究方向为电子信息技术及 参 考 文 献: BiCMOS技术,已发表研究论文 70余篇。 [1]J-STD-012.Implementationofflipchipandchipscale 欢 迎 业 内 人 士 为 本 刊 提 出 建 议 、 意 见 December 2003 Semiconductor Technology Vol. 28 No. 12 43

  GB T 32610-2016_日常防护型口罩技术规范_高清版_可检索.pdf