欧宝体育官网登录:先进的芯片尺寸封装_CSP_技术及其发展前景借鉴pdf

　　封装测试技术 先进的芯片尺寸封装（ＣＳＰ）技术及其发展前景 王振宇，成 立，高 平，史宜巧，祝 俊 （江苏大学电气信息工程学院， 江苏镇江２１２０１３） 摘要：概述了芯片尺寸封装（ＣＳＰ）的基本结构和分类，通过与传统封装形式进行对比，指出了 ＣＳＰ技术具有的突出优点， 最后举例说明了它的最新应用， 并展望了其发展前景。 关键词：微电子封装技术；芯片尺寸封装；表面组装技术 中图分类号 ：ＴＮ３０５．９４；ＴＮ４０７文献标识码 ：Ａ文章编号： １００３－３５３Ｘ（２００３）１２－００３９－０５ （ ２１２０１３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ： Ｋｅｙｗｏｒｄｓ： （接近裸芯片的尺寸） ，而相对成本却更低， 因此 １引 言 符合电子产品小型化的发展潮流， 是极具市场竞争 汽车电子装置和其他消费类电子产品的飞速发 力的高密度封装形式。 展，微电子封装技术面临着电子产品 “高性价比、 ＣＳＰ技术的出现为以裸芯片安装为基础的先进 高可靠性、多功能、小型化及低成本”发展趋势 封装技术的发展，如多芯片组件（ＭＣＭ）、芯片直 带来的挑战和机遇。ＱＦＰ（四边引脚扁平封装） 、 接安装（ＤＣＡ），注入了新的活力，拓宽了高性能、 高 ＴＱＦＰ（塑料四边引脚扁平封装） 作为表面安装技 密度封装的研发思路。在 ＭＣＭ技术面临裸芯片难 术 （ＳＭＴ）的主流封装形式一直受到业界的青睐， 以储运、测试、老化筛选等问题时，ＣＳＰ 技术使 但当它们在 ０．３ｍｍ引脚间距极限下进行封装、 贴 这种高密度封装设计柳暗花明。 装、焊接更多的Ｉ／Ｏ引脚的ＶＬＳＩ时遇到了难以克服 ２ＣＳＰ技 术 的 特 点 及 分 类 的困难，尤其是在批量生产的情况下， 成品率将大 幅下降。因此以面阵列、球形凸点为 Ｉ／Ｏ的 ＢＧＡ ２．１ＣＳＰ之特点 （球栅阵列）应运而生， 以它为基础继而又发展为 根据Ｊ－ＳＴＤ－０１２标准的定义，ＣＳＰ是指封装尺 芯片尺寸封装 （ＣｈｉｐＳｃａｌｅＰａｃｋａｇｅ，简称ＣＳＰ） ［１］ 寸不超过裸芯片１．２倍的一种先进的封装形式 。 技术。 采用新型的 ＣＳＰ技术可以确保 ＶＬＳＩ在高性 ＣＳＰ实际上是在原有芯片封装技术尤其是ＢＧＡ小型 能、高可靠性的前提下实现芯片的最小尺寸封装 化过程中形成的，有人称之为μ ＢＧＡ（微型球栅 基 金 项 目 ： 江 苏 省 高 校 自然 科 学 研 究 基 金 资 助 项 目 阵列，现在仅将它划为 ＣＳＰ的一种形式） ，因此 （０２ＫＪＢ５１０００５）。 它自然地具有 ＢＧＡ封装技术的许多优点。 December 2003 Semiconductor Technology Vol. 28 No. 12 39 封装测试技术 （１）封装尺寸小，可满足高密封装ＣＳＰ 当今最高效、 最先进的高密度封装之一， 其技术核 是目前体积最小的 ＶＬＳＩ封装之一， 引脚数 （Ｉ／Ｏ 心是采用裸芯片安装， 优点是无内部芯片封装延迟 数）相同的 ＣＳＰ封装与 ＱＦＰ、ＢＧＡ尺寸比较情况 及大幅度提高了组件封装密度， 因此未来市场令人 ［２］ 见表 １ 。 乐观。但它的裸芯片测试、筛选、老化问题至今 尚未解决，合格裸芯片的获得比较困难， 导致成品 表 １ＣＳＰ，ＢＧＡ，ＱＦＰ尺寸比较 ［４］ 率相当低， 制造成本很高 ；而 ＣＳＰ则可进行全面 （单 位 ：ｍ ｍ ２） 老 化 、筛 选 、测 试 ，并且操作、修整方便，能 引脚 封 数 ２００３００４００ ５００６００ 获得真正的 ＫＧＤ芯片，在目前情况下用 ＣＳＰ替代 装形 式 裸芯片安装势在必行。 ＣＳＰ９．２０１２．３０１５．２０１６．８０１７．６０ （４）散热性能优良ＣＳＰ封装通过焊球与ＰＣＢ ＢＧＡ２３．００２７．３３２．５０３４．６０３６．２０ 连接，由于接触面积大， 所以芯片在运行时所产生 ＱＦＰ１６．８０２３．４０３２．５０３８．００４３．８０ 的热量可以很容易地传导到ＰＣＢ上并散发出去 ；而 注：以上所作比较均针对目前这三种封装形式的最小节 传统的 ＴＳＯＰ（薄型小外形封装）方式中，芯片 距 水 平 进 行 的 ，即 ＣＳＰ：０．５ｍｍ；ＢＧＡ：１．５ｍｍ；ＱＦＰ： ０．３ｍｍ。 是通过引脚焊在ＰＣＢ上的，焊点和ＰＣＢ板的接触面 积小，使芯片向 ＰＣＢ板散热就相对困难。测试结 由表 １可见，封装引脚数越多的ＣＳＰ尺寸远比 果表明，通过传导方式的散热量可占到８０％以上。 传统封装形式小， 易于实现高密度封装， 在 ＩＣ规 同时，ＣＳＰ芯片正面向下安装，可以从背面散 模不断扩大的情况下， 竞争优势十分明显， 因而已 热，且散热效果良好，１０ｍｍ × １０ｍｍＣＳＰ的热阻 经引起了ＩＣ制造业界的关注。 为 ３５℃／Ｗ，而ＴＳＯＰ、ＱＦＰ的热阻则可达 ４０℃／Ｗ。 一般地， ＣＳＰ封装面积不到０．５ｍｍ节距ＱＦＰ的 若通过散热片强制冷却， ＣＳＰ的热阻可降低到４．２， ［３］ １／１０，只有ＢＧＡ的 １／３￣１／１０。在各种相同尺寸 ［３］ 而 ＱＦＰ的则为 １１．８。 的芯片封装中， ＣＳＰ可容纳的引脚数最多，适宜进 （５）封装内无需填料大多数ＣＳＰ封装中凸 行多引脚数封装， 甚至可以应用在Ｉ／Ｏ数超过２０００ 点和热塑性粘合剂的弹性很好， 不会因晶片与基底 的高性能芯片上。例如，引脚节距为 ０．５ｍｍ，封 热膨胀系数不同而造成应力， 因此也就不必在底部 装尺寸为 ４０× ４０的 ＱＦＰ，引脚数最多为 ３０４根， ［５］ 填料（ｕｎｄｅｒｆｉｌｌ），省去了填料时间和填料费用 ，这 若要增加引脚数， 只能减小引脚节距， 但在传统工 在传统的 ＳＭＴ封装中是不可能的。 艺条件下，ＱＦＰ难以突破 ０．３ｍｍ的技术极限；与 （６）制造工艺、设备的兼容性好ＣＳＰ与现 ＣＳＰ相提并论的是 ＢＧＡ封 装 ，它 的 引 脚 数 可 达 有的ＳＭＴ工艺和基础设备的兼容性好， 而且它的引 ６００￣１０００根，但值得重视的是， 在引脚数相同的 脚间距完全符合当前使用的 ＳＭＴ标准 （０．５￣１ｍｍ）， 情况下，Ｃ ＳＰ的组装远比 ＢＧＡ容易。 无需对 ＰＣＢ进行专门设计， 而且组装容易， 因此完 （２）电学性能优良ＣＳＰ的内部布线长度（仅 全可以利用现有的半导体工艺设备、 组装技术组织 ［４］ 为 ０．８￣１．０ｍｍ）比ＱＦＰ或 ＢＧＡ的布线长度短得多 ， 生 产 。 寄生引线ＣＳＰ的基本结构及分类 及引线ｐＦ）均很小， 从而使信号传输 延迟大为缩短。ＣＳＰ的存取时间比 ＱＦＰ或 ＢＧＡ短 １／ ＣＳＰ的结构主要有 ４部分：ＩＣ芯片， 互连层， ５￣１／６左右，同时 ＣＳＰ的抗噪能力强，开关噪声只有 焊球（或凸点、焊柱） ，保护层。互连层是通过 ＤＩＰ（双列直插式封装） 的 １／２。这些主要电学性能 载 带 自动 焊 接（ ＴＡＢ）、 引 线 键 合 （ＷＢ）、 倒 指标已经接近裸芯片的水平， 在时钟频率已超过双Ｇ 装芯片 （ＦＣ）等方法来实现芯片与焊球 （或凸点、 的高速通信领域， ＬＳＩ芯片的ＣＳＰ将是十分理想的选 焊柱）之间内部连接的，是 ＣＳＰ封装的关键组成 ［６］ 择 。 部分。ＣＳＰ的典型结构如图 １所示 。 （３）测试、筛选、老化容易 ＭＣＭ技术是 目前全球有５０多家ＩＣ厂商生产各种结构的ＣＳＰ 40 半导体技术第２８卷第１２期 二 ＯＯ三年十二月 封装测试技术 图４引线ＣＳＰ基本结构图 两种形式， 将芯片安装在引线框架上， 引线框架作 产品。根据目前各厂商的开发情况，可将 ＣＳＰ封 为外引脚， 因此不需要制作焊料凸点， 可实现芯片 ［７、３］ 与外部的互连。它通常分为 Ｔａｐｅ－ＬＯＣ和 ＭＦ－ＬＯＣ 装分为下列 ５种主要类别 ： （１） 柔 性 基 板 封 装 （Ｆｌｅｘ Ｃｉｒｃｕｉｔ 两 种 形 式 。 Ｉｎｔｅｒｐｏｓｅｒ）由美国Ｔｅｓｓｅｒａ公司开发的这类ＣＳＰ （４） 圆 片 级 ＣＳＰ封 装 （Ｗａｆｅｒ－Ｌｅｖｅｌ 封装的基本结构如图 ２所示。主要由 ＩＣ芯片、 载 Ｐａｃｋａｇｅ）由ＣｈｉｐＳｃａｌｅ公司开发的此类封装见图 带 （柔 性 体 ）、 粘 接 层 、 凸 点 （铜 ／镍 ）等 构 ５。它是在圆片前道工序完成后， 直接对圆片利用 成。载带是用聚酰亚胺和铜箔组成。 它的主要特点 半导体工艺进行后续组件封装， 利用划片槽构造周 是结构简单，可靠性高，安装方便，可利用原有 边互连，再切割分离成单个器件。ＷＬＰ 主要包括 两项关键技术即再分布技术和凸焊点制作技术。 它 的 ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）设备焊接。 有以下特点 ：①相当于裸片大小的小型组件 （在最 后工序切割分片） ；②以圆片为单位的加工成本 （圆片成本率同步成本） ；③加工精度高 （由于圆 片 的 平 坦 性 、精 度 的 稳 定 性 ）。 图２柔性基板封装ＣＳＰ结构 （２）刚性基板封装（Ｒ ｉｇｉｄ Ｓｕｂｓｔｒａｔｅ Ｉｎｔｅｒｐｏｓｅｒ）由日本Ｔｏｓｈｉｂａ公司开发的这类ＣＳＰ 封装，实际上就是一种陶瓷基板薄型封装， 其基本结 图５圆片级ＣＳＰ封装结构 构见图 ３。它主要由芯片、氧化铝（Ａ ｌＯ）基 ２ ３ （５）微小模塑型ＣＳＰ（ＭｉｎｕｔｅＭｏｌｄ）由日 板、铜（Ａ ｕ）凸 点 和 树 脂 构 成 。通 过 倒 装 焊 、 本三菱电机公司开发的ＣＳＰ结构如图６所示。 它主 树脂填充和打印 ３个步骤完成。它的封装效率 （芯 要由 ＩＣ芯片、模塑的树脂和凸点等构成。 芯片上 片与基板面积之比） 可达到 ７５％，是相同尺寸的 的焊区通过在芯片上的金属布线与凸点实现互连， ＴＱＦＰ的 ２．５倍。 整个芯片浇铸在树脂上， 只留下外部触点。 这种结 构可实现很高的引脚数， 有利于提高芯片的电学性 能、减少封装尺寸、提高可靠性，完全可以满足 图３刚性基板封装ＣＳＰ结构 （３）引线框架式 ＣＳＰ封装（Ｃ ｕｓｔｏｍＬｅａｄ Ｆｒａｍｅ）由日本Ｆｕｊｉｔｓｕ公司开发的此类ＣＳＰ封装 基本结构如图 ４所示。它分为 Ｔａｐｅ－ＬＯＣ和ＭＦ－ＬＯＣ 图６微小模塑型ＣＳＰ封装结构 December 2003 Semiconductor Technology Vol. 28 No. 12 41 封装测试技术 储存器、高频器件和逻辑器件的高 Ｉ／Ｏ数需求。 端产品） 市场竞争力的最敏感因素之一。 尽管从 同时由于它无引线框架和焊丝等，体积特别小， 长远来看，更小更薄、高性价比的 ＣＳＰ封装成本 提高了封装效率。 比其他封装每年下降幅度要大， 但在短期内攻克 ［１０］ 除以上列举的５类封装结构外， 还有许多符合 成本这个障碍仍是一个较大的挑战 。 ＣＳＰ定 义 的封 装 结 构 形 式 如 μ ＢＧＡ、焊区阵列 目前ＣＳＰ是价格比较高，其高密度光板的可用 ＣＳＰ、叠层型 ＣＳＰ（一种多芯片三维封装）等。 性、测试隐藏的焊接点所存在的困难 （必须借助于 Ｘ射线机） 、对返修技术的生疏、 生产批量大小以 ３ＣＳＰ封 装 技 术 展 望 及涉及局部修改的问题， 都影响了产品系统级的价 格比常规的 ＢＧＡ器件或 ＴＳＯＰ／ ＴＳＳＯＰ／ ＳＳＯＰ器 ３．１有待进一步研究解决的问题 件成本要高。 但是随着技术的发展、 设备的改进， 尽管ＣＳＰ具有众多的优点，但作为一种新型的 价格将会不断下降。 目前许多制造商正在积极采取 封装技术， 难免还存在着一些不完善之处。 措施降低ＣＳＰ价格以满足日益增长的市场需求。 （１）标准化每个公司都有自己的发展战略， 随 着 便 携 产 品 小 型 化 、ＯＥＭ （初 始 设 备 制 任何新技术都会存在标准化不够的问题。 尤其当各 造）厂商组装能力的提高及硅片工艺成本的不断下 种不同形式的ＣＳＰ融入成熟产品中时， 标准化是一 降，圆片级 ＣＳＰ封装又是在晶圆片上进行的，因 ［８］ 个极大的障碍 。例如对于不同尺寸的芯片， 目前 而在成本方面具有较强的竞争力， 是最具价格优势 有多种ＣＳＰ形式在开发，因此组装厂商要有不同的 的ＣＳＰ封装形式，并将最终成为性能价格比最高的 管座和载体等各种基础材料来支撑， 由于器件品种 封 装 。 多，对材料的要求也多种多样， 导致技术上的灵活 此外，还存在着如何与 ＣＳＰ配套的一系列问 性很差。另外没有统一的可靠性数据也是一个突出 题，如细节距、多引脚的 ＰＷＢ微孔板技术与设备 的问题。 ＣＳＰ要获得市场准入，生产厂商必须提供 ［１２］ 开发、ＣＳＰ在板上的通用安装技术 等，也是目 可靠性数据，以尽快制订相应的标准。 ＣＳＰ迫切需要 前ＣＳＰ厂商迫切需要解决的难题。 标准化，设计人员都希望封装有统一的规格， 而不 必进行个体设计。 为了实现这一目标， 器件必须规 ３．２ＣＳＰ的未来发展趋势 范外型尺寸、 电特性参数和引脚面积等， 只有采用 （１）技术走向终端产品的尺寸会影响便携式 ［９］ 全球通行的封装标准， 它的效果才最理想 。 产品的市场同时也驱动着ＣＳＰ的市场。 要为用户提 （２）可靠性可靠性测试已经成为微电子产品 供性能最高和尺寸最小的产品， ＣＳＰ是最佳的封装 设计和制造一个重要环节。 ＣＳＰ常常应用在ＶＬＳＩ芯 形式。 顺应电子产品小型化发展的的潮流， ＩＣ制 片的制备中， 返修成本比低端的 ＱＦＰ要高，ＣＳＰ的 造商正致力于开发０．３ μｍ甚至更小的、尤其是具有 系统可靠性要比采用传统的 ＳＭＴ封装更敏感， 因 尽可能多Ｉ／Ｏ数的ＣＳＰ产品。据美国半导体工业协 此可靠性问题至关重要。 虽然汽车及工业电子产品 会预测， 目前ＣＳＰ最小节距相当于２０１０年时的ＢＧＡ 对封装要求不高， 但要能适应恶劣的环境， 例如在 水平 （０．５０μｍ），而 ２０１０年的 ＣＳＰ最小节距相当 高温、高湿下工作， 可靠性就是一个主要问题。 另 于目前的倒装芯片（０．２５μｍ）水平。 外，随着新材料、新工艺的应用，传统的可靠性 由于现有封装形式的优点各有千秋， 实现各种 定义、标准及质量保证体系已不能完全适用于ＣＳＰ 封装的优势互补及资源有效整合是目前可以采用的 开发与制造， 需要有新的、 系统的方法来确保ＣＳＰ 快速、 低成本的提高 ＩＣ产品性能的一条途径。 例 的质量和可靠性， 例如采用可靠性设计、 过程控 如 在 同 一 块 ＰＷＢ上 根 据 需 要 同 时 纳 入 ＳＭＴ、 制、专用环境加速试验、可信度分析预测等。可 ＤＣＡ，ＢＧＡ，Ｃ ＳＰ封装形式（如 ＥＰＯＣ技术） 。 以说，可靠性问题的有效解决将是ＣＳＰ成功的关键 目前这种混合技术正在受到重视， 国外一些结构正 ［１０，１１］ 所在 。 就此开展深入研究。 （３）成本价格始终是影响产品 （尤其是低 对高性价比的追求是圆片级ＣＳＰ被广泛运用的 42 半导体技术第２８卷第１２期 二 ＯＯ三年十二月 封装测试技术 驱动力。近年来 ＷＬＰ封装因其寄生参数小、性能 ｔｅｃｈｎｏｌｏｇｙ［Ｃ］，ＩＰＣ，１９９６． 高且尺寸更小 （己接近芯片本身尺寸） 、成本不断 ［２］ＪＨＯＮＨＬ．ＢＧＡ、 ＣＳＰ、 ＤＣＡａｎｄ ｆｌｉｐ－ｃｈｉｐ ９６［Ｃ］． 下降的优势，越来越受到业界的重视。ＷＬＰ 从晶 １９９６，２０－２７． 圆片开始到做出器件， 整个工艺流程一起完成， 并 ［３］中国电子学会生产技术学分会从书编委会． 微电子封装 可利用现有的标准 ＳＭＴ设备， 生产计划和生产的 技术［Ｍ］．合肥：中国科技大学出版社， ２００３． 组织可以做到最优化； 硅加工工艺和封装测试可以 ［４］吴德馨，钱鹤，叶甜春，等．现代微电子技术［Ｍ］．北 在硅片生产线上进行而不必把晶圆送到别的地方去 京：化 学 工 业 出 版 社 ， ２００２． 进行封装测试； 测试可以在切割ＣＳＰ封装产品之前 ［５］王正，刘之景．封装技术评述［Ｊ］．半导体技术，１９９９， ２４（６）：７－９． 一次完成，因而节省了测试的开支。总之，ＷＬＰ ［１３￣１５］ ［６］Ｃ 成为未来ＣＳＰ的主流已是大势所驱 。 １９９９，３８ （２）应用领域ＣＳＰ封装拥有众多 ＴＳＯＰ和 （１）：４８－５３． ＢＧＡ封装所无法比拟的优点， 它代表了微小型封 ［７］ＧＩＬＧ 装技术发展的方向。一方面，ＣＳＰ 将继续巩固在 Ｔｅｓｔｉｎｇ：ＴｈｅｏｒｙａｎｄＡｐｐｌｉｃａｔｉｏｎｓ，１９９７（８）：１５－２５． 存 储 器（ 如 闪 存 、ＳＲＡＭ和 高 速 ＤＲＡＭ）中 应 用 ［８］ＧＨＡＦＦＡＲＩＡＮ 并成为高性能内存封装的主流 ；另一方面会逐步 ｉｓｓｕｅｓ［Ｊ］．Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，２０００，（１０）：３１３－３１６． 开拓新的应用领域， 尤其在网络、 数字信号处理 ［９］春晓编译．ＣＳＰ与便携产品的小型化［Ｊ］．电子产品世界， １９９９，（９）：５０－５１． 器（Ｄ ＳＰ）、混 合 信 号 和 ＲＦ领 域 、专 用 集 成 电 ［１０］ＧＨＡＦＦＡＲＩＡＮ 路（ＡＳＩＣ）、微控制器、电子显示屏等方面将会 大有作为， 例如受数字化技术驱动， 便携产品厂 ［１１］ＡＭＡＧＡＩ 商正在扩大 ＣＳＰ在 ＤＳＰ中的应用，美国 ＴＩ公司生 ｒｅｌｉａｂｉｌｉｔｙａｎｄＭｏｄｅｌｉｎｇ［Ｊ］．ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＲｅｌｉａｂｉｌ－ 产的 ＣＳＰ封装 ＤＳＰ产品目前已达到 ９０％以上。此 ｉｔｙ，１９９９，（３９）：４６３－４７７． 外，ＣＳＰ在无源器件的应用也正在受到重视，研 究表明，ＣＳＰ的电阻、电容网络由于减少了焊接 １９９８，２１（１０）：８５－９２． 连接数， 封装尺寸大大减小， 且可靠性明显得到 ［１３］ＨＯＵ 改 善 。 Ｓｅｍｉｃｏｎｄｕｃｔ，１ ９９８，２ １（８）：３０５－３０８． （３）市场预测ＣＳＰ技术刚形成时产量很小， ［１４］ＫＥＬＫＡＲＮ，ＭＡＴＨＥＷＲ，ｅｔａｌ．ＭｉｃｒｏＳＭＤ：Ａｗａｆｅｒ １９９８年才进入批量生产，但近两年的发展势头则今 非昔比， ２００２年的销售收入已达１０．９５亿美元，占 ＡｄｖａｎｃｅｄＰａｃｋａｇｉｎｇ，２０００，２３（２）． ［１５］ＧＡＲＲＯＵ 到 ＩＣ市场的５％左右。国外权威机构 “Ｅｌｅｃｔｒｏｎｉｃ ＴｒｅｎｄＰｕｂｌｉｃａｔｉｏｎｓ”预测，全球ＣＳＰ的市场需求 ＳｅｍｉｃｏｎｄｕｃｔｏｒＩｎｔｅｒｎａｔｉｏｎａｌ，２０００，（８），２５－３３． 量年内将达到 ６４．８１亿枚，２００４年为８８．７１亿枚， 作者简介： ２００５年将突破百亿枚大关，达 １０３．７３亿枚，２００６ 王振宇（ １９６９－），男，上海市南汇区人，工程师，在读硕士 研究生， 研究方向为电子技术应用及ＢｉＣＭＯＳ器件和电路， 已发表研究 年更可望增加到１２６．７１亿枚。尤其在存储器方面应 论文 １１篇 。 用更快， 预计年增长幅度将高达 ５４．９％。 成立（ １９５２－），男，江 苏 如 皋 人 ，工 学 硕 士 学 位 ，现任江苏 大学教授， 电子与信息工程系副主任， 主要研究方向为电子信息技术及 参 考 文 献： ＢｉＣＭＯＳ技术，已发表研究论文 ７０余篇。 ［１］Ｊ－ＳＴＤ－０１２．Ｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｆｌｉｐｃｈｉｐａｎｄｃｈｉｐｓｃａｌｅ 欢 迎 业 内 人 士 为 本 刊 提 出 建 议 、 意 见 December 2003 Semiconductor Technology Vol. 28 No. 12 43

　　GB T 32610-2016_日常防护型口罩技术规范_高清版_可检索.pdf